多速度Serdes IP规划

为客户提供1.25-12.5Gbps多速度SERDES IP规划。。。。。。。。该规划滑润地集成了多SERDES通路，，，，，，，，拥有同级产品中最优的机能、面积和功耗。。。。。。。？？？？？杀嘁氲腜HY能够支持PCIe Gen 1/2/3, USB 3.0 / 3.1, XAUI, SATA Gen 1/2/3, CEI-11G-LR, 10GBase-KX4, JESD204B, SGMII/QSGMII, RAPID I/O, HSSTP （Trace Port），，，，，，，， V-By-One, DisplayPort和HMC等主流的接口尺度。。。。。。。。

YouPHY-Serdes 子系统

• 单一SERDES设计，，，，，，，，满足宽泛的尺度，，，，，，，，和谈和速度。。。。。。。。

• 任何组合都能够，，，，，，，，例如USB-3.0, PCIe Gen-3和SATA Gen-3在一个单一的Combo SERDES。。。。。。。。

• 内部低抖动锁相环支持各类标定时钟要求-不必要额表的组件。。。。。。。。

• 矫捷的设计-基于Tile的设计，，，，，，，，使客户能够选择任何数量的Tx和Rx通路。。。。。。。。

• 一次性致力设计，，，，，，，，集成，，，，，，，，验证和硅验证。。。。。。。。

• 节俭芯片区域，，，，，，，，由于要求的尺度少的时辰，，，，，，，，不必要沉复逻辑。。。。。。。。

特点

• 支持的发送和接管通路数量不等

• 数据速度可编程 1.25-12.5 Gbps

• 拥有可编程输出摆幅 100 – 1100 mVp2p 的发射驱动器

• 前/后光标发射平衡领域 0 – 9db/12db，，，，，，，，可编程步长为 20mV

• 自适应接管器平衡 (CTLE + DFE) 以支持在 6GHz 时插入损耗为 30db 的长距离信路

• 嵌入式低抖动锁相环 (PLL)

• 支持信标、低频周期信令 (LFPS)、自动协商 (AN) 信令

• 丰硕的 DFT 职能（AC-JTAG、Eye-scan、Loop-back、RX Sensitivity BIST、TX level BIST、PLL BIST）

• 数字固定和 TFT 扫描

• 用于与 SOC 扫描压缩器集成的天堑扫描 (Extest)

• 能够在低成本数字测试仪上进行测试

   

  支持多种尺度